BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-170574

(43) Date of publication of application: 26.06.1998

(51) Int. CI.

G01R 29/08

(21)Application number: **08-340643**

(71)Applicant: ANRITSU CORP

KANKYO DENJI GIJUTSU KENKYUSHO:KK

(22)Date of filing:

05.12.1996


HOSOYA HARUHIKO (72)Inventor:

UCHINO SEIJI

(54) AMPLITUDE PROBABILITY DISTRIBUTION MEASURING DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To realize a high amplitude resolution and high time resolution with a small device. SOLUTION: With a data outputted from an A/D converter 22, the address of a memory 25 is selected and n bit data stored in the address is split in the data of a bit number which the value (2ni-1) subtracted unity from a power of 2 becomes prime to each other and there sum (n1+n2+...nr) is equal to n and with a plurality of linear logic circuits 27 to 29 corresponding to primitive polynomial of an order to the bit number, they are transferred to data in next step. After elapsing a certain measurement time, they are read out in turn as measurement data of the memory 25, and with a conversion tables 45 to 47 corresponding to each primitive polynomials, a plurality of transition number value corresponding to each split data of the measured data is obtained to calculate the number which each address of the memory is selected by the output data of the A/D converted during the measurement time.



LEGAL STATUS

[Date of request for examination]

24.09.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3156152

[Date of registration]

09.02.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-170574

(43)公開日 平成10年(1998) 6月26日

(51) Int.Cl.6

識別記号

G01R 29/08

FΙ

G01R 29/08

D

審査請求 未請求 請求項の数10 FD (全 21 頁)


(21) 出願番号 特願平8-340643 (71) 出願人 000000572 アンリツ株式会社 東京都港区南麻布 5 丁目10番27号 (71) 出願人 596183206 株式会社環境電磁技術研究所 宮城県仙台市青葉区南吉成 6 丁目 6 番地の 3 (72) 発明者 細谷 暗彦 東京都港区南麻布五丁目10番27号 アンリッ株式会社内 内野 政治 宮城県仙台市青葉区南吉成 6 丁目 6 番地の 3 株式会社環境電磁技術研究所内 (74)代理人 弁理士 早川 誠志			I	
(22)出顧日 平成8年(1996)12月5日 東京都港区南麻布5丁目10番27号 (71)出願人 596183206 株式会社環境電磁技術研究所 宮城県仙台市青葉区南吉成6丁目6番地の 3 (72)発明者 細谷 晴彦 東京都港区南麻布五丁目10番27号 アンリッ株式会社内 (72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内	(21)出願番号	特願平8-340643	(71)出願人	000000572
(71)出願人 596183206 株式会社環境電磁技術研究所 宮城県仙台市青葉区南吉成 6 丁目 6 番地の 3 (72)発明者 細谷 晴彦 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青葉区南吉成 6 丁目 6 番地の 3 株式会社環境電磁技術研究所内				アンリツ株式会社
株式会社環境電磁技術研究所 宮城県仙台市青葉区南吉成6丁目6番地の 3 (72)発明者 細谷 晴彦 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内	(22)出願日	平成8年(1996)12月5日		東京都港区南麻布5丁目10番27号
宮城県仙台市青葉区南吉成6丁目6番地の 3 (72)発明者 細谷 晴彦 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内			(71)出願人	596183206
3 (72)発明者 細谷 晴彦 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内				株式会社環境電磁技術研究所
 (72)発明者 細谷 晴彦 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青業区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内 				宮城県仙台市青葉区南吉成6丁目6番地の
東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青業区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内				3
ツ株式会社内 (72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内			(72)発明者	細谷 晴彦
(72)発明者 内野 政治 宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内				東京都港区南麻布五丁目10番27号 アンリ
宮城県仙台市青葉区南吉成6丁目6番地の 3 株式会社環境電磁技術研究所内				ツ株式会社内
3 株式会社環境電磁技術研究所內			(72)発明者	内野 政治
				宮城県仙台市青葉区南吉成6丁目6番地の
(74)代理人 弁理士 早川 誠志				3 株式会社環境電磁技術研究所内
			(74)代理人	弁理士 早川 誠志

(54) 【発明の名称】 振幅確率分布測定装置

(57)【要約】

【課題】 小型で高い振幅分解能、高い時間分解能を実 現する。

【解決手段】 A/D変換器22から出力されるデータ でメモリ25のアドレスを選択し、そのアドレスに記憶 されているnビットデータを、2のべき乗から1を減じ た値(2"'-1)が互いに素となり且つその総和(n1 +n, +…+n,)がnに等しくなるビット数のデータ に分割し、そのビット数を次数とする原始多項式に対応 した複数の線形論理回路27~29によってそれぞれ次 段階のデータに遷移させる。一定の計測時間が経過した のち、メモリ25の計測データとして順次読み出し、各 原始多項式に対応した変換テーブル45~47によっ て、計測データの分割データにそれぞれ対応する複数の 遷移回数値を求め、メモリの各アドレスが、計測時間中 にA/D変換器の出力データによって選択された回数を 算出する。



【特許請求の範囲】

【請求項1】nビットのデータの記憶および変更が可能な2 個の記憶回路と、

1

入力信号をサンプリングしmビット並列のデータに変換し、該変換したデータを前記2°個の記憶回路のいずれかを選択するためのデータとして順次出力するA/D変換器と、

前記2°個の記憶回路のうち、前記A/D変換器の出力 データによって選択された記憶回路に記憶されているデ ータを、n次原始多項式に対応した線形論理回路によっ て次段階のデータに遷移させるデータ遷移手段と、

前記A/D変換器によるサンプリングが所定の計測時間 行われた後に前記2°個の記憶回路に記憶されているデータを計測データとして順次読み出す計測データ読出手 段と、

予め所定の基準データを前記n次原始多項式の遷移過程 にしたがって遷移させたときのデータと前記基準データ からの遷移回数値とが対応付けられて記憶され、前記計 測データ読出手段によって読み出された計測データに対 応する遷移回数値を順次出力する遷移回数出力手段とを 備え、

前記遷移回数出力手段から出力される各記憶回路毎の遷 移回数値に基づいて、前記A/D変換器のしきい値電圧 に対する前記入力信号の振幅確率分布を求めることを特 徴とする振幅確率分布測定装置。

【請求項2】前記各記憶回路はn段のシフトレジスタによって構成され、

前記データ遷移手段は、前記記憶回路が前記A/D変換器の出力データによって選択される毎に、前記シフトレジスタの各段の出力のうち、前記n次原始多項式に対応した段の排他的論理和出力を初段に帰還して、該データを次段階に遷移させることを特徴とする請求項1記載の振幅確率分布測定装置。

【請求項3】前記2°個の記憶回路は、mビットのアドレスを有するRAM型のメモリによって構成され、

前記データ選移手段は、前記メモリに記憶されているデータのうち、前記A/D変換器の出力データによって選択されたアドレスのデータを読み出す手段と、該読み出したデータを前記n次原始多項式に対応した線形論理回路によって次段階のデータに変換する手段と、該変換したデータを変換前のデータと同一アドレスに書き込む手段とによって構成されていることを特徴とする請求項1記載の振幅確率分布測定装置。

【請求項4】nビットのデータの記憶および変更が可能な2 ® 個の記憶回路と、

入力信号をサンプリングしmビット並列のデータに変換し、該変換したデータを前記2°個の記憶回路のいずれかを選択するためのデータとして順次出力するA/D変換器と、

前記2。個の記憶回路のうち、前記A/D変換器の出力 50 出力型のn段の転送用シフトレジスタを備え、前記記憶

データによって選択された記憶回路に記憶されているデータを、2のべき乗から1を減じた値($2^{n}-1$)が互いに素となり且つその総和($n_1+n_2+\cdots+n_r$)が前記数nに等しくなるビット数のデータに分割し、該各分割データをそのビット数を次数とする原始多項式に対応した複数の線形論理回路によってそれぞれ次段階のデータに遷移させるデータ遷移手段と、

前記A/D変換器によるサンプリングが所定の計測時間 行われた後に前記2°個の記憶回路に記憶されているデ 10 ータを計測データとして順次読み出す計測データ読出手 段と、

予め所定の基準データを前記各原始多項式の遷移過程にしたがってそれぞれ遷移させたときのデータと前記基準 データからの遷移回数値とが対応付けられて記憶され、 前記計測データ読出手段によって読み出された計測データの分割データにそれぞれ対応する複数の遷移回数値を 出力する遷移回数出力手段と、

前記遷移回数出力手段から出力された複数の遷移回数値 に基づいて、該遷移回数の基になる計測データを記憶し 20 ていた前記記憶回路が前記所定の計測時間の間に前記A /D変換器の出力データによって選択された回数を該記 憶回路に対応する頻度データとして算出する頻度演算手 段とを備え、

前記頻度演算手段によって算出された頻度データに基づいて、前記A/D変換器のしきい値電圧に対する前記入力信号の振幅確率分布を求めることを特徴とする振幅確率分布測定装置。

【請求項5】前記記憶回路は前記各分割データのビット数にそれぞれ対応した段数を有する複数のシフトレジスタによって構成され、

前記データ遷移手段は、前記記憶回路が前記A/D変換器の出力データによって選択される毎に、前記各シフトレジスタの各段の出力のうち、前記各原始多項式に対応した段の排他的論理和出力を初段に帰還して、前記各シフトレジスタのデータを次段階に遷移させることを特徴とする請求項4記載の振幅確率分布測定装置。

【請求項6】前記2°個の記憶回路、前記データ遷移手段および前記計測データ読出手段をそれぞれ2組ずつ設けるとともに、一方の組の記憶回路と他方の組の記憶回路に対して、前記A/D変換器の出力データを前記所定の計測時間ずつ交互に与えるデータ切換手段を設け、前記A/D変換器の出力データが一方の記憶回路側に入

則記A/D変換器の田力データが一方の記憶回路側に入力されている間に、他方の記憶回路に記憶されている計測データを読み出し、前記A/D変換器の出力データが他方の記憶回路側に入力されている間に、一方の記憶回路に記憶されている計測データを読み出するようにしたことを特徴とする請求項4または請求項5記載の振幅確率分布測定装置。

【請求項7】前記計測データ読出手段は、並列入力直列 出力型のn段の転送用シフトレジスタを備え、前記記憶

回路の各シフトレジスタの各段の並列出力を前記転送用 シフトレジスタにセットし、該セットしたデータを直列 に読み出すように構成されていることを特徴とする請求 項5記載の振幅確率分布測定装置。

【請求項8】前記各記憶回路毎の前記転送用シフトレジ スタが全体として直列に接続され、2 個の記憶回路に 記憶されている計測データを一つの転送用シフトレジス タの出力から読み出せるように構成されていることを特 徴とする請求項7記載の振幅確率分布測定装置。

【請求項9】前記2°個の記憶回路は、mビットのアド 10 レスを有するRAM型のメモリによって構成され、 前記データ遷移手段は、前記メモリに記憶されているデ ータのうち、前記A/D変換器の出力データによって選 択されたアドレスのデータを読み出す手段と、該読み出 したデータを、2のべき乗から1を減じた値(2"1-1) が互いに素となり且つその総和(n, +n, +…+ n.)が前記数nに等しくなるビット数のデータに分割 し、該各分割データをそのビット数を次数とする原始多 項式に対応した複数の線形論理回路によってそれぞれ次 段階のデータに変換する手段と、該変換したデータを変 20 換前のデータと同一アドレスに書き込む手段とによって 構成されていることを特徴とする請求項4記載の振幅確 率分布測定装置。

【請求項10】前記メモリ、前記データ遷移手段、およ び前記データ計測手段を2組設けるとともに、前記A/ D変換器の出力データを一方のメモリと他方のメモリに 所定の計測時間ずつ交互に与えるデータ切換手段を設 け、

前記A/D変換器の出力データが一方のメモリ側に入力 されている間に、他方のメモリに記憶されている計測デ ータを読み出し、前記A/D変換器の出力データが他方 のメモリ側に入力されている間に、一方のメモリに記憶 されている計測データを読み出すようにしたことを特徴 とする請求項9記載の振幅確率分布測定装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電磁環境を統計的 に評価するための一つの尺度として、妨害波等の電界強 度の振幅確率分布(以下、APDと記す)、即ち、妨害 波等の信号の包絡線のレベルが、予め設定されたしきい 値以上になる時間率を測定する振幅確率分布測定装置に おいて、その構成を簡素化し、測定を効率的に行うため の技術に関する。

[0002]

【従来の技術】従来の電磁環境計測では、搬送周波数1 GHz以下の周波数帯のアナログ通信に対する影響を評 価するため、信号包絡線の準せん頭値や平均値等を測定 するものであった。しかし、今後増大が見込まれている 1GHzを越える周波数帯での、広帯域ディジタル通信 への妨害波の影響を評価するためには、妨害波包絡線の 50 えば、100段階のしきい値設定する場合には、電圧比

統計パラメータを測定する必要がある。

【0003】前記したAPDはその統計バラメータの一 つであり、次の式

 $P(e_i) = (1/T) \sum_{i=1}^{n} (e_i)$

(t, (e,)はしきい値電圧 e, を越えている時間、 Tは計測時間)で定義されている。

【0004】このAPDを測定するために、従来では、 スペクトラムアナライザや電界強度計等で検出した妨害 波の包短線信号を、図11に示すAPD測定装置10に 入力している。

【0005】このAPD測定装置10は、計測部11と 演算処理部18とによって構成されており、計測部11 は、入力端子11aから入力される信号Vと、しきい値 電圧発生回路12から出力される値の異なるしきい値電 圧 e, 、e, 、…、e, とを各電圧比較器 13, ~13 。によってそれぞれ比較する。各電圧比較器13,~1 3. は、入力信号Vが各しきい値を越えている間だけ計 数許可信号を2進カウンタ14、~14。にそれぞれ出 力し、各2進カウンタ14、~14。は、計数許可信号 を受けている間、クロック信号発生器15から出力され る一定周期Tcのクロック信号を計数する。

【0006】したがって、計測時間Tが経過した後の各 2進カウンタ14,~14。の計数結果は、入力信号V がT時間の間に各しきい値電圧 e, 、e, 、…、e。を 越えている時間の総和をそれぞれ表すことになる。

【0007】各2進カウンタ14、~14。の出力は、 データバス16に並列に接続されてインタフェース回路 17へ出力される。

【0008】インタフェース回路17は、パーソナルコ ンピュータ等で構成された演算処理部18に接続されて いる。演算処理部18は、計測部11に対する計測の制 御、計測結果の読み出し、APDの算出および表示を行 なう。

【0009】即ち、演算処理部18は、計測部11に対 して計測時間Tの計測を行わせ、その計測が完了した時 点で、データバス16に接続されている各2進カウンタ 14,~14。の計数結果を順番に読み出し、時間下に 対する各計数結果の割合を求め、これを表示データに変 換して図示しない表示器の画面にグラフ表示して、電磁 40 環境の評価を可能にする。

[0010]

【発明が解決しようとする課題】しかしながら、前記し たような従来のAPD測定装置で、高い振幅分解能と時 間分解能を実現しようとすると以下のような問題が発生 する。

【0011】即ち、前記した従来のAPD測定装置で振 幅分解能を高くするために、しきい値電圧の差を小さく してしきい値の数を増やすと、それに応じて電圧比較器 および2進カウンタの数を増やさなければならない。例

較器および2進カウンタを100個ずつ設ける必要があり、これでは、計測部の構成が大型化するだけでなく消費電力が増加して、例えば携帯用のAPD測定装置としては実現が困難である。

【0012】また、前記のように100個の2進カウンタを共通のデータバスに接続していたのでは、そのバスの静電容量が異常に増加し、計測データの読み出しを正常に行うことができなくなったり、あるいはその読み出し速度が極めて遅くなってしまう。

【0013】また、前記した従来のAPD測定装置で時 10間分解能を高くするためには、高速な電圧比較器だけでなく、高速で且つ桁数の多いカウンタを用いなければならない。例えば、クロック信号の周期Tcを20ナノ秒とした場合、計測時間Tが1秒であっても、そのサンプリング回数は5×10⁷回となり、最大5×10⁷まで計数するのに必要な26桁の2進カウンタが必要になる。しかし、このように桁数の多いカウンタでは、カウンタ全体で各桁の遅延時間の桁数倍の遅延が発生し、この遅延によって装置全体の動作速度が制限されてしまい、例えば数ナノ秒以下の動作速度を実現することは現 20 状では極めて困難である。

【0014】また、前記した従来のAPD測定装置では、計測データを全て読み出してからでないと次の計測を開始することができず、この計測データを読み出している間に発生した妨害波を見逃してしまうという問題がある。

【0015】本発明は、これらの課題を解決するためになされたもので、小型且つ少ない消費電力で高い振幅分解能の測定を可能にし、また、極めて高い時間分解能での計測を可能にした振幅確率分布測定装置を提供することを目的としている。

[0016]

【課題を解決するための手段】前記目的を達成するため に、本発明の請求項1の振幅確率分布測定装置は、nビ ットのデータの記憶および変更が可能な2°個の記憶回 路と、入力信号をサンプリングしmビット並列のデータ に変換し、該変換したデータを前記2 個の記憶回路の いずれかを選択するためのデータとして順次出力するA /D変換器と、前記2°個の記憶回路のうち、前記A/ D変換器の出力データによって選択された記憶回路に記 憶されているデータを、n次原始多項式に対応した線形 **論理回路によって次段階のデータに遷移させるデータ遷** 移手段と、前記A/D変換器によるサンプリングが所定 の計測時間行われた後に前記2"個の記憶回路に記憶さ れているデータを計測データとして順次読み出す計測デ ータ読出手段と、予め所定の基準データを前記n次原始 多項式の遷移過程にしたがって遷移させたときのデータ と前記基準データからの遷移回数値とが対応付けられて 記憶され、前記計測データ読出手段によって読み出され

回数出力手段とを備え、前記遷移回数出力手段から出力 される各記憶回路毎の遷移回数値に基づいて、前記A/ D変換器のしきい値電圧に対する前記入力信号の振幅確 率分布を求めることを特徴としている。

6

【0017】本発明の請求項4記載の振幅確率分布測定 装置は、nビットのデータの記憶および変更が可能な2 [®] 個の記憶回路と、入力信号をサンプリングしmビット 並列のデータに変換し、該変換したデータを前記2°個 の記憶回路のいずれかを選択するためのデータとして順 次出力するA/D変換器と、前記2 個の記憶回路のう ち、前記A/D変換器の出力データによって選択された 記憶回路に記憶されているデータを、2のべき乗から1 を減じた値(2"'-1)が互いに素となり且つその総和 $(n_1 + n_2 + \dots + n_r)$ が前記数n に等しくなるビッ ト数のデータに分割し、該各分割データをそのビット数 を次数とする原始多項式に対応した複数の線形論理回路 によってそれぞれ次段階のデータに遷移させるデータ遷 移手段と、前記A/D変換器によるサンプリングが所定 の計測時間行われた後に前記2°個の記憶回路に記憶さ れているデータを計測データとして順次読み出す計測デ ータ読出手段と、予め所定の基準データを前記各原始多 項式の遷移過程にしたがってそれぞれ遷移させたときの データと前記基準データからの遷移回数値とが対応付け られて記憶され、前記計測データ読出手段によって読み 出された計測データの分割データにそれぞれ対応する複 数の遷移回数値を出力する遷移回数出力手段と、前記遷 移回数出力手段から出力された複数の遷移回数値に基づ いて、該遷移回数の基になる計測データを記憶していた 前記記憶回路が前記所定の計測時間の間に前記A/D変 換器の出力データによって選択された回数を該記憶回路 に対応する頻度データとして算出する頻度演算手段とを 備え、前記頻度演算手段によって算出された頻度データ に基づいて、前記A/D変換器のしきい値電圧に対する 前記入力信号の振幅確率分布を求めることを特徴として

[0018]

30

【発明の実施の形態】以下、図面に基づいて本発明の実施形態を説明する。図1は、高い振幅分解能を簡単な構成で実現した第1の実施形態のAPD測定装置20の構成を示す図である。図1において、このAPD測定装置20は、計測部21と演算処理部40とによって構成されている。

7

【0020】A/D変換器22から出力されるmビットのデータは、データ切換スイッチ24を介してメモリ25のアドレス端子Adに入力される。

【0021】データ切換スイッチ24は、例えば2:1 で選択されたアドレスに、のデマルチプレクサ回路によって構成され、演算処理部 10 ているデータを書き込む。40からの切換制御により、計測中はA/D変換器22 【0024】メモリ25の出力をメモリ25のアドレス端子Adへ入力し、計測が終了して計測データを読み出すときには、演算処理部 40からのアドレスデータをアドレス端子Adへ入力す リ25のデータ入力端子】 6が接続されている。

【0022】メモリ25は、この実施形態の記憶回路を構成するものであり、アドレス端子Adの他に、互いに独立したデータ出力端子Oとデータ入力端子Iを有するI/O分離型のスタティックRAMによって構成され、nビット(例えば26ビット)のデータを記憶するため*20

 $G n = 1 + h_1 x + h_2 x^2 + \cdots + h_{n-1} x^{n-1} + x^n \cdots (1)$

(ただし、係数 $h_1 \sim h_{n-1}$ は0または1)で表される n次原始多項式によって決まる次段階の異なるデータに 変換して出力する。

【0026】ととで、データ変換回路26の詳細を説明する前に、原始多項式を用いたデータ変換の原理について説明する。

【0027】入力されるnビットデータDを列ベクトル※

*の記憶回路が、少なくともA/D変換器22の振幅分解 能に対応した組(例えば分解能を8ビットとすると25 6組)分設けられている。

【0023】メモリ25は、読出信号Rが入力されると、そのときアドレス端子Adに入力されているデータで選択されたアドレスに記憶されているデータをデータ出力端子Oから並列出力し、書込信号Wが入力されると、そのときアドレス端子Adに入力されているデータで選択されたアドレスに、データ入力端子Iに入力されているデータを書き込む。

【0024】メモリ25のデータ出力端子Oとデータ入力端子Iの間には、データ出力端子Oから出力されるnビットデータを、異なるnビットデータに変換してメモリ25のデータ入力端子Iに入力するデータ変換回路26が接続されている。

【0025】このデータ変換回路26は、後述する書換制御回路31とともにこの実施形態のデータ遷移手段を形成するものであり、メモリ25から出力されたnビットデータを

【数1】

$$\begin{pmatrix} d_{1} \\ d_{2} \\ d_{3} \\ d_{4} \\ d_{n-1} \\ d_{n} \end{pmatrix} = \begin{pmatrix} h_{1} & h_{2} & h_{3} & \cdots & h_{n-1} & 1 \\ 1 & 0 & 0 & \cdots & \cdots & 0 & 0 \\ 0 & 1 & 0 & \cdots & \cdots & 0 & 0 \\ 0 & 0 & 1 & \cdots & \cdots & 0 & 0 \\ \vdots & \vdots & \vdots & \vdots & \vdots & \vdots \\ 0 & 0 & 0 & \cdots & \cdots & 0 & 0 \\ 0 & 0 & 0 & \cdots & \cdots & 1 & 0 \\ \end{pmatrix} \begin{pmatrix} d_{1} \\ d_{2} \\ d_{3} \\ d_{4} \\ \vdots \\ d_{n-1} \\ d_{n} \end{pmatrix} \cdots (2)$$

の関係を満たすようにデータの変換を行う。なお、こと は、k=1、k=2、…、 $k=2^n-1$ (=s)までので変換後のデータ d_1 " d_2 " は、 d_3 2を法とする行列 40 変換結果 d_3 " d_3 " d_3 " d_3 " で変換に対する変換結果 d_3 " d_3

【0028】このようなデータ変換を行うと、nビット全て0のデータが入力されない限り、入力データと出力データとは1対1の関係があり、そのデータの種類は2 -1通りとなる。そして、変換後のデータが次回の入力データとして入力されるようにすれば、初期データの列ベクトルD。に対して、k回目の変換によって得られる列ベクトルD。は、Qn*・D。によって得られる。

ば、k=1、k=2、…、k=2" -1 (=s) までの変換結果 D_1 、 D_2 、…、 D_3 も予め判る。したがって、このkに対する変換結果 D_3 0、 D_4 0、…、 D_5 0 を予めテーブルに記憶しておき、計測終了後のメモリ25のデータに対応するk0値をテーブルから読み出せば、メモリ25の各アドレスが選択された回数が判り、A/D変換器22に入力される信号V0振幅頻度が判る。

【0030】 ことで、前記したように nを例えば26と すると、その原始多項式は、

 $G n = 1 + x^2 + x^6 + x^{26}$

【0029】初期データの列ベクトルD。が既知であれ 50 で与えられるがこの原始多項式に対応したテーブルの容

量は、約210Mバイト以上となってしまい通常のメモ リで構成することは困難である。そこで、この実施形態 では、nビットのデータを、2のべき乗から1を減じた 値(2¹¹-1)が互いに素となり、その総和(n₁+n 2 +…+n,)がnに等しくなるビット数のデータに分 割する。例えば、26ビットのデータを、7ビット(n $_{1} = 7)$, $9 \forall y \mid (n_{2} = 9)$, $10 \forall y \mid (n_{3} = 9)$ 10)のデータに分割して、テーブルの容量を少なくし ている。ただし、このように分割した場合、計測後にメ モリ25から読み出した7ビット、9ビット、10ビッ トのデータに対応するkの値をそれぞれのテーブルから 単純に読み出しただけでは頻度データは得られないが、 前記したように、各分割したデータのビット数につい て、その2のべき乗から1を減じた値が互いに素なの で、剰余数系または中華剰余定理と呼ばれる方法によっ て頻度データを得ることができる。

9

【0031】以下、データ変換回路26の具体例を図2に基づいて説明する。このデータ変換回路25は、7次原始多項式(1+x+x')と9次原始多項式(1+x'+x')とに 20それぞれ対応した3組の線形論理回路27~29によって26ビットのデータ変換を行うものである。

【0032】即ち、線形論理回路27は、7次原始多項式(1+x+x⁷)に基づいて7ビットの入力データを変換するものであり、メモリ25から出力される第1~第7ビットまでの7ビットデータ(d。. d.......d。)をラッチ回路27aでラッチし、第1ビットおよび第2ビットのラッチデータd。、d.をEXOR回路27bに入力してその出力を第7ビットの変換データd。 'とし、第2~第7ビットのラッチデータd...d。.....d。をそれぞれ1ビット分ずらして第1~第6ビットの変換データd。'.....d。'とし、メモリ25のデータ入力端子Iの第1~第7ビットに入力する。

【0033】この線形論理回路27は、第1行が7次原始多項式(1+x+x⁷)の係数に対応して(1000001)となる正方行列Q,を用いてデータの変換を行っていることになり、その変換データを次回の入力データとして入力することによって、7ビット全部が0のデータを除く(2⁷-1)種類の異なる7ビットデータを決まった順番に発生する。

【0034】また、線形論理回路28は、9次原始多項 式(1+x¹+x³)に基づいて9ビットの入力データ を変換するものであり、メモリ25から出力される第8 〜第16ビットまでの9ビットデータ(d, d。 … 力端子 dı,)をラッチ回路28aでラッチし、第8ビットお よび第12ビットのラッチデータd, dı,をEXOR 回路28bに入力してその出力を第16ビットの変換データdı, とし、第9〜第16ビットのラッチデータd で換う。 d。 … dı,をそれぞれ1ビット分ずらして第8 50 れる。

〜第15ビットの変換データd, ´ . d, ´ . … . d, . ′ とし、メモリ25のデータ入力端子1の第8〜 第16ビットに入力する。

10

【0035】この線形論理回路28は、第1行が9次原始多項式(1+x'+x')の係数に対応して(000100001)となる正方行列Q。を用いてデータの変換を行っていることになり、その変換データを次回の入力データとして入力するように構成することによって、(2'-1)種類の異なる9ビットデータを決まった順10番に発生する。

【0036】同様に、線形論理回路29は10次原始多項式 $(1+x^3+x^{10})$ に基づいて10ビットの入力データを変換するものであり、メモリ25から出力される第17~第26ビットまでの10ビットデータ $(d_{16}, d_{17}, \cdots, d_{25})$ をラッチ回路29aでラッチし、第17ビットおよび第20ビットのラッチデータ d_{16} 、 d_{19} をEXOR回路29bに入力してその出力を第26ビットの変換データ d_{15} 、 d_{19} をEXOR回路29bに入力してその出力を第26ビットのデッチデータ d_{17} 、 d_{19} 、 d_{19} をそれぞれ1ビット分ずらして第17~第25ビットの変換データ d_{16} 、 d_{17} 、 d_{24} とし、メモリ25のデータ入力端子 d_{29} の第17~第26ビットに入力する。

【0037】 この線形論理回路29は、第1行が10次原始多項式($1+x^3+x^{10}$)の係数に対応して(001000001)となる正方行列 Q_{10} を用いてデータの変換を行っていることになり、その変換データを次回の入力データとして入力するように構成することによって、($2^{10}-1$)種類の異なる10ビットデータを決まった順番に発生する。

30 【0038】なお、上記した各線形論理回路27~29 は、共に3つの項からなる原始多項式を用いているが、 このように最小項数の多項式を用いることで、実際の回 路構成を簡単化(EXOR回路が少ない)することがで きる。

[0039]上記した、 2^7-1 (=127)、 2^9-1 (=511)、 $2^{19}-1$ (=1023)は互いに素な整数であるから、データ変換回路26は、(2^7-1)・(2^9-1)・($2^{19}-1$)通り(66389631通り)のデータを出力することができ、これは前記したように20ナノ秒の時間分解能で1秒間計測するときに必要な最大計数値 5×10^7 よりも大きい。なお、ラッチ回路 $27a \sim 29a$ は、共通のラッチ信号Lによって入力データをラッチする。

【0040】なお、図1においてメモリ25のデータ入力端子Iに接続されているスイッチ30は、計測開始時にメモリ25に基準となる初期データ(全ビット1)をセットするためのものである。

【0041】メモリ25からのデータの読み出しおよび 変換データの書込みは、書換制御回路31によって行わ れる 【0042】 書換制御回路31は、図3に示すように、クロック信号発生器23から出力されるクロック信号Cの一周期Tsの間に、メモリ25に対する読出信号R、データ変換回路26に対するラッチ信号L、およびメモリ25に対する書込信号Wを順番に出力する。

【0043】したがって、A/D変換器22から出力されたデータで選択されたアドレスに記憶されているデータは、書換制御回路31からの読出信号Rによってメモリ25からデータ変換回路26へ出力されて次段階の異なるデータに変換され、この変換されたデータが書込信 10号Wによって前のデータの代わりに書き込まれる。

【0044】との書換制御回路31の動作は、インタフェース回路32を介して接続されている演算処理部40によって制御される。

【0045】演算処理部40は、例えばパーソナルコンピュータによって構成されており、図1ではその機能をブロック化して示している。

【0046】演算処理部40には、計測部21の計測動作を制御するための測定制御部41が設けられている。

【0047】即ち、初期データ設定手段42は、測定要求を受けると、データ切換スイッチ24をインタフェース回路32側に接続し、スイッチ30を初期データに接続して、メモリ25に対して書込信号Wとともにアドレスデータを0~2°-1まで入力して、メモリ25に初期データをセットする。

【0048】また、計測指令手段43は、初期データ設定手段42の処理が終了すると、データ切換スイッチ24をA/D変換器22側に接続し、スイッチ30をデータ変換回路26側に接続して、書換制御回路31を所定の計測時間T作動させる。この処理によって、メモリ25の各アドレスには、初期データからA/D変換器22の出力データで選択された回数分遷移したデータが記憶されることになる。

【0049】計測データ読出手段44は、この計測が終了するとデータ切換スイッチ24をインタフェース回路32側に切り換え、書換制御回路31の動作を停止させて、メモリ25に対して読出信号Rとともにアドレスデータを0~2 ■ -1まで入力して、メモリ25に記憶されている計測データをアドレス順に読み出す。

【0050】メモリ25から読み出された計測データは、インタフェース回路32を介して演算処理部40に入力される。この演算処理部40には、前記したように、データ変換回路26の各線形論理回路27~29に対応する変換テーブル45、46、47が設けられている。

【0051】変換テーブル45~47は、この実施形態 の余りを表 の選移回数出力手段を構成するものであり、変換テーブ 憶している ル45には、前記7次原始多項式に基づいて基準となる 【0055 初期データDa。からk。回目(k。=0~126)に k。、k。 変換された各データDa。、Da、、Da、、・・・、Da 50 v。= k。

11.6 が各値 k . に対応付けされて記憶されており、メモリ25から読み出される26ビットの計測データの第1~第7ビットのデータに対応した値 k 。を出力する。 【0052】変換テーブル46には、前記9次原始多項式に基づいて初期データDb。から k 。回目(k 。 = 0~510)に変換された各データDb。、Db ,、Db ,、、、Db ,、が各値 k 。に対応付けされて記憶されており、メモリ25から読み出される計測データの第8~第16ビットのデータに対応した値 k 。を出力する。 【0053】変換テーブル47には、前記10次原始多項式に基づいて初期データDc。から k 。回目(k 。 = 0~1022)に変換された各データDc。、Dc ,、 、Dc ,、、が各値 k 。に対応付けされて記憶

する。
【0054】ここで、入力される計測データがデータ変換回路26によって実際に書換えられた回数F(その計測データを記憶していたメモリ25のアドレスがA/D変換器22の出力データによって選択された回数)と、各変換テーブル45~47の出力値k。、k。、k。の関係を図4に示す。

されており、メモリ25から読み出される計測データの

第17~第26ビットのデータに対応した値k。を出力

【0055】との図において、前記したように127($=2^7-1$)、511($=2^9-1$)、1023($=2^{19}-1$)は互いに素なので、各変換テーブル $45\sim4$ 7から出力される値k。、k。、k。が共に等しくなるのは、 $0\sim126$ までの範囲である。したがって、この範囲で、k。= k。= k。が成立する場合には、その値が実際の書換回数Fを直接表すことになる。

) 【0056】しかし、書換回数Fが126回を越えた計 測データに対する各変換テーブル45~47から出力さ れる値k。、k。、k。から真の書換回数Fを直接求め ることができない。

【0057】そこで、この実施形態では、各変換テーブル45~47から出力される値k、k。、k。を頻度演算手段48に入力して、剰余数系または中華剰余定理と呼ばれる方法を用いて実際の書換回数Fを求めている。

[0058]以下、前記方法の一演算手順であるGarner法を示す。即ち、頻度演算手段48は、予めm, = 2'-1、m, = 2'-1の各値、m, ·m, の値、m, ·m, の値、kよび次の合同式(3)

 $U_{i,i} \cdot m_i \equiv 1 \pmod{m_i}$ ……(3) (ここで、(mod y) は演算結果をyで割ったときの余りを示す)を満たす3個の係数 $U_{i,j}$ (i < j)を記憶している。

【0059】そして、以下の漸化式により、 k 。、 k 。 から v 。 、 v 。 を計算する。 v = k

 $v_b = (k_b - v_a) U_{12} \mod m_2$

 $v_c = ((k_c - v_a) U_{13} - v_b) U_{23} \mod m \times$ $F = (v_a + m_1 v_b + m_1 m_2 v_c) \mod m_1 m_2 m_3$

の演算によって求める。

【0060】頻度演算手段48は、上記演算を変換テー ブル45~47から出力される値k。、k。、k。に対 して順次行い、メモリ25の各アドレス値(0~2"-1) に対する演算結果F(0)、F(1)、…、F(2 □ -1)を各しきい値電圧毎の頻度データとして頻度デ ータメモリ49に記憶する。

【0061】振幅確率演算手段50は、頻度データメモ リ49に記憶された各頻度データについて、次式(5) $P(z\Delta e) = (1/N) \Sigma F(j) \dots (5)$

(ただし、ΔeはA/D変換器22の量子化の幅、Nは 一定時間Tの間に行うサンプリング回数、記号 Sはj= z~2°-1)の演算をz=0~2°-1について行 い、信号Vが各しきい値電圧zAeを越える時間率、即 ちAPDを求める。

【0062】とのようにして求められた信号Vの振幅確 率分布は、表示制御手段51に出力され、例えば図5に 示すように、表示器52の画面上にグラフ表示される。

【0063】以上のように、この実施形態のAPD測定 装置は、2°個の記憶回路をスタティックRAM型のメ モリ25で構成するとともに、各記憶回路のデータの内 容を複数の線形論理回路からなるデータ変換回路26と 書換制御回路31によって遷移させるようにしているの で、2進カウンタを用いた従来装置に比べて、極めて小 規模に実装することができ、少ない消費電力で小型な高 い振幅分解能のAPD測定装置を提供することができ、 携帯使用等に特に便利である。また、各しきい値電圧毎 30 の計測結果はメモリ25のデータ出力端子から読み出さ れるので、振幅分解能を高くしてもその読出用のバスの 静電容量が増加することはなく、計測結果を安定に且つ 高速に読み出すことができる。

[0064]

【他の実施の形態】前記第1の実施形態では、スタティ ックRAM型のメモリ25で2°個の記憶回路を構成 し、各記憶回路の記憶内容を共通のデータ変換回路で変 換して書き換えるようにして、小型で消費電力が少なく 高い振幅分解能測定が可能なAPD測定装置の例を示し たが、この実施形態のAPD測定装置20の時間分解能 はスタティックRAM型のメモリのアクセス速度によっ て制限され、現状では前記した程度の速度が限界とな る。そこで次に、より高い時間分解能が得られるAPD 測定装置を第2の実施形態として説明する。なお、以下 の説明では、前記第1の実施形態と同一回路については 同一符号を付して説明を省略する。

【0065】図6は、第2の実施形態のAPD測定装置 60の構成を示している。このAPD測定装置60は前 記したAPD測定装置20と同様に計測部61と演算処 50 は、前記第1の実施形態と同様に式(2)の関係がそれ

そして、書換回数Fを次式(4)

..... (4)

理部70とで構成されており、計測部61は、入力端子 61aから入力される信号VをA/D変換器22によっ てmビット(例えば8ビット)並列のデータAに変換し て、デコーダ62へ出力する。

14

【0066】デコーダ62は2°(=M)本の出力端子 を有しており、入力されるデータAが示す値(0~2° 10 -1) に対応した出力端子から選択信号を出力する。

【0067】デコーダ62の各出力端子には、本発明の 記憶回路とデータ遷移手段とが一体に形成された記憶変 換回路63,~63, が接続されている。

【0068】また、各記憶変換回路63,~63,に は、計測データをシリアル転送するための転送用シフト レジスタ67, ~67, がそれぞれ設けられている。

【0069】図7は、nを前記第1の実施形態の26ビ ットよりも4ビット多い30にした場合の1組の記憶変 換回路63および転送用シフトレジスタ67の具体的な 回路構成を示している。この図に示すように、記憶変換 回路63は30ビットのデータの記憶およびその書換え を行うために、線形帰還型の3組の線形論理回路64、 65、66に分割されている。

【0070】線形論理回路64は、9次原始多項式(1 + x 1 + x 2) に基づいて9ビットデータの書換えを行 うもので、9段のシフトレジスタ64aの最終段の出力 と、最終段側から数えて5段目の出力とをEXOR回路 64 bに入力し、その出力を初段に入力するように構成 されている。

【0071】線形論理回路65は、10次原始多項式 $(1+x^3+x^{10})$ に基づいて 10 ビットデータの書換 えを行うもので、10段のシフトレジスタ65aの最終 段の出力と、最終段側から数えて4段目の出力とをEX OR回路65bに入力し、その出力を初段に入力するよ うに構成されている。

【0072】線形論理回路66は、11次原始多項式 (1+x¹+x¹¹) に基づいて11ビットデータの書換 えを行うもので、11段のシフトレジスタ66aの最終 段の出力と、最終段側から数えて3段目の出力とをEX OR回路66bに入力し、その出力を初段に入力するよ うに構成されている。

【0073】各シフトレジスタ64a~66aは、演算 処理部70からセット信号Sを受けると基準となる初期 データ (例えば全ビット1のデータ) をセットし、デコ ーダ62からの選択信号を受けている状態でクロック信 号Cが立ち下がると、そのデータを初段側から後段側へ 1段シフトして、データを次段階へ遷移させる。

【0074】したがって、各線形論理回路64~66の 遷移前の各段のデータと遷移後の各段のデータとの間に ぞれ成り立ち、計測時間Tが経過した後に各線形論理回路64~66に保持されている計測データから、初期データからの選移回数を求めることができる。

【0075】転送用シフトレジスタ67は、計測時間下が経過した後の各線形論理回路64~66に保持されているデータをラッチして出力するためのものであり、並列入力直列出力型の30段のシフトレジスタによって構成されている。この転送用シフトレジスタ67は、演算処理部70からの転送用セット信号S、を受けると、各シフトレジスタ64a~66aの各段の出力データをラッチし、このラッチした30ビットのデータを転送用クロック信号C、を受ける毎に1ビットずつシリアル出力する。

【0076】なお、M個の転送用シフトレジスタ67、 \sim 67』は全体として直列に接続されていて、共通の転送用クロック信号 C_{τ} でデータをシフトするので、M個の記憶変換回路63、 \sim 63』の計測データは、M番目の転送用シフトレジスタ64』から1本のデータ線を介して読み出すことができる。

【0077】この計測データは、インタフェース68を介して演算処理部70へ送られる。演算処理部70は測定制御部71によって計測部61の動作を制御している。測定制御部71の初期データ設定手段72は、測定要求を受けると、デコーダ62の動作を停止させて、各記憶変換回路63、~63』に初期データをセットし、初期データのセットが終了すると、計測指令手段73によってデコーダ62が計測時間下動作状態となり、この計測時間が終了すると、各記憶変換回路63、~63』には、計測時間中に、初期データからA/D変換器22の出力データで選択された回数分遷移したデータが記憶されることになる。

【0078】そして、計測データ読出手段74は、計測が終了した直後に各転送用シフトレジスタ67、 \sim 67』に転送用セット信号 S_{τ} を出力して、各記憶変換回路63、 \sim 63』に記憶されている計測データをラッチさせ、続いて各転送用シフトレジスタ67、 \sim 67』に転送用クロック信号 C_{τ} を30×M回出力して、計測データを演算処理部70に取り込む。

【0079】計測部61から演算処理部70に入力される計測データは、シリアルパラレル変換手段75によって30ビット単位毎に並列データに変換され、そのうちの第1~第9ビットが変換テーブル76に入力され、第10~第19ビットが変換テーブル77に入力され、第20~第30ビットが変換テーブル78に入力される。【0080】変換テーブル76は、入力される9ビットのデータが初期データから何回遷移したかを表す値k。を各9ビットデータにそれぞれ対応して予め記憶しており、入力したデータに対応する値k。を出力する。

【0081】変換テーブル77は、入力される10ビットのデータが初期データから何回遷移したかを表す値k

。を各10ビットデータにそれぞれ対応して予め記憶しており、入力したデータに対応する値 k。を出力する。 [0082] 変換テーブル78は、入力される11ビットのデータが初期データから何回遷移したかを表す値 k。を各11ビットデータにそれぞれ対応して予め記憶しており、入力したデータに対応する値 k。を出力する。 [0083] 頻度演算手段 48は、各変換テーブル76~78から出力される k。、k。、k。に対して前記第1の実施形態と同様の演算を順次行い、各記憶変換回路63、63。毎の頻度データF(0)、F(1)、…、F(2° -1) 求めて頻度データメモリ49に記憶し、振幅確率演算手段50が、頻度データメモリ49に記憶された各頻度データについて前記式(5)の演算を行い、信号Vが各しきい値電圧2 Δ e を越える時間率、

16

【0084】なお、このAPD測定装置60は、計測時間Tが終了した直後に、各記憶変換回路63,~63,のデータを転送用シフトレジスタ67,~67,に転送するので、この転送用シフトレジスタ67,~67,か20 らデータを読み出している間に次の計測を行うことができる。

即ちAPDを求める。

【0085】即ち、30ビットデータをM(=2 □)個シリアルに出力するために必要な時間は、mを8とし転送用クロック信号Cτの周期を1マイクロ秒としても約8ミリ秒で済んでしまうので、計測時間1秒の間に、このデータの転送とAPDの算出を十分余裕を持って行うことができる。したがって、計測を連続して行うことができ、不感時間のない測定が可能であり、単発的に発生する妨害波を見逃さずに済む。

【0086】このような連続測定を行う場合、演算処理部70は、最初の初期データの設定時以外は、デコーダ62の動作を停止させずに計測時間が経過する毎に転送用セット信号S、を出力して、その計測データを読み出す。この場合、前回の頻度データと今回の頻度データの差を求めてから、振幅確率の演算を行えばよい。また、表示制御手段79は、前回の測定結果を次回の測定結果で順次更新しながら表示器52に表示したり、複数回の測定結果を時間軸を含めて3次元表示してもよい。

【0087】 このように、第2の実施形態のAPD測定 装置60は、シフトレジスタからなる線形帰還型の線形 論理回路によって各しきい値電圧毎の頻度を計測しているので、従来のような多数桁のカウンタの遅延時間による制限がなくなり、極めて高い時間分解能で計測が行え、しかも、その計測データを計測時間が終了したときに、転送用シフトレジスタへ記憶して読み出すようにしているから、不感時間を殆ど発生させないで連続した測定が可能になり、計測データの読み出しも高速に行うことができる。

【0088】この第2の実施形態のAPD測定装置60 50 は高速動作を主眼にしたもので、連続計測を可能にして

17

いたが、図8に示す計測部81のように、RAM型のメモリ82、92、データ変換回路83、93、ラッチ回路84、94、書換制御回路86、96を2組ずつ設けるとともに、A/D変換器22の出力データを第1のメモリ82と第2のメモリ92に交互に与えるための第1のデータ切換スイッチ97と、第1のメモリ82の計測データと第2のメモリ92の計測データを切り換えて調算処理部へ送るための第2のデータ切換スイッチ98とを設けて、第1、第2のデータ切換スイッチ97、98を計測時間Tが経過する毎に切り換えるようにすれば、図9に示すように、一方のメモリ側が計測している間に、他方のメモリ側から計測データの読み出し、演算および初期データ設定が行え、余裕を持って連続測定をすることができる。

【0089】なお、この実施形態では、データの入出力端子が共通な一般的なメモリを用いるとともに、メモリからのデータを読み出しすときに各ラッチ回路84、94の出力をハイインビーダンス状態にしている。また、このようにラッチ回路84、94をデータ変換回路83、93の出力側に設ける場合には、図2に示した各ラッチ回路27a~29aは不要であり、その入出力を直結させてよい。

【0090】前記各実施形態では、データ遷移手段において、nビットのデータを分割していたが、高い振幅分解能は要求されるが時間分解能はそれほど要求されていない場合、即ち、nが小さくmが大きい場合には、変換テーブルの容量が少なくて済むので、n次原始多項式を用いてデータを遷移させるようにしてもよい。この場合でも、従来装置のようにカウンタの数を増加させるより実装上有利である。

【0091】また、前記した図8の計測部では、RAM型のメモリを用いていたが、シフトレジスタ型の記憶回路を用いた計測部においても、その記憶回路、データ遷移手段、計測データ読出手段を2組ずつ設けてA/D変換器のデータを交互に与えるようにしてもよい。

【0092】また、多点測定、例えば、1 Cの複数の端子の信号を同時に測定するような場合には、図10 に示す計測部100 のように、前記した計測部61 で複数用い、フェース68 を外部に設けた計測部61 を複数用い、その転送用シフトレジスタの入出力を直列に接続すれば、各入力端子100 に入力される信号 $V_1 \sim V_2$ に対する多くの計測データを容易に演算処理部70 に取り込むことができる。

【0093】なお、前記した各実施形態では、計測部と 演算処理部とを別体に構成していたが、これは、本発明 を限定するものではなく、前記した各実施形態の各機能 を同一筐体内に設けてもよい。

[0094]

【発明の効果】以上説明したように、本発明の振幅確率 分布測定装置は、A/D変換器の出力データによって選 50 択した記憶回路のデータを、原始多項式に対応した線形論理回路によって、次段階の異なるデータへ遷移させ、計測が終了したときに、その記憶回路のデータの基準データからの遷移回数を求めて、その記憶回路が計測時間内にA/D変換器の出力データで選択された回数を求めて、その振幅確率分布を算出するようにしているので、カウンタによる計数方法に比べて、小規模な構成で、且つ少ない消費電力で高い振幅分解能の測定が可能になる。

【0095】また、記憶回路に記憶されているnビットのデータを、2のべき乗から1を減じた値が互いに素となり且つその総和がnとなるビット数のデータに分割し、その分割したデータのビット数にそれぞれ対応する次数の原始多項式によってデータを遷移させるようにしているので、時間分解能を高くしても、装置が大型化しないで済む。

【0096】また、記憶回路としてRAM型のメモリやシフトレジスタを用いた振幅確率分布測定装置では、各記憶回路の読み出しラインを並列接続しないで済むので、読み出し動作が不安定になったり、その速度が低下することもなく、安定且つ高速な読み出しが可能になる。

【0097】また、シフトレジスタを用いて記憶回路とデータ遷移手段とを一体化させた振幅確率分布測定装置では、格段に高い時間分解能の測定が可能になり、また、この記憶回路としてシフトレジスタのデータを転送用シフトレジスタでラッチして出力する振幅確率分布測定装置では、計測を連続して行うことができ、不感時間のない測定が可能になる。また、転送用シフトレジスタを直列に接続した振幅確率分布測定装置では、各記憶回路の計測データを一本の信号線で読み出すことができ、高速な読み出しが可能になり、装置を簡単化できる。

【0098】また、記憶回路、データ遷移手段および計 測データ読出主を2組設けて交互に計測を行わせるもの でも連続測定が容易に実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の構成を示すブロック 図

【図2】第1の実施形態の要部の回路図

40 【図3】第1の実施形態の要部の動作を説明するためのタイムチャート

【図4】第1の実施形態の要部の動作を説明するための 図

【図5】第1の実施形態の測定結果の一例を示す図

【図6】本発明の第2の実施形態の構成を示すブロック 図

【図7】第2の実施形態の要部の回路図

【図8】本発明の他の実施形態の要部の構成を示すブロック図

【図9】本発明の他の実施形態の動作を説明するための

タイミングチャート

【図10】本発明の他の実施形態の構成を示すブロック 図

19

【図11】従来装置の構成を示すブロック図 【符号の説明】

- 20 APD測定装置
- 22 A/D変換器
- 23 クロック信号発生器
- 24 データ切換スイッチ
- 25 メモリ


*26 データ変換回路

27~29 線形論理回路

- 31 書換制御回路
- 40 演算処理部
- 45~47 変換テーブル
- 48 頻度演算手段
- 50 振幅確率演算手段
- 51 表示制御手段
- 52 表示器

*10


【図3】




【図4】


F	0	1	2		126	127	128		510	511	512	i	1022	1023	1024	 127×51/×1023-1
			г								· ·		T .			
Ka	0	ı	2		126	0	1		2	3	4		6	7	8	 126
v .			,	Ī	126	177	129	Ī	510	0			a	1	2	 510
۱ ۹۰۰	U	•		!	12.0	1-7.	120	L	3		<u> </u>	L	ر ت			l
Kc	υ	1	2		126	127	128		510	511	512		1022	0	1	 1022


【図1】




【図2】












【図6】




【図7】



[図8]



(図11) 10 (APD測定装置)



【手続補正書】 【提出日】平成9年1月28日 【手続補正1】 【補正対象書類名】図面


*【補正対象項目名】全図 【補正方法】変更

* 【補正内容】


【図4】


F	0	<u> </u>	2	 126	127	128	 510	511	512	 1022	1023	1024	 27×5 × 023-
Κa	0	1	2	 126	0	1	 2	3	4	 6	7	8	 126
Кь	0	1	2	 128	127	128	 510	0	1	 0	1	2	 510
Kc	0		2	 126	127	128	 510	511	512	 1022	0	1	 1022

【図1】




[図2]






[図6]




【図7】




(図9)
(ロ) 計別 データ/海/初期 計別 デタ/海 独出/海/データ 計別 データ/海/初期 計別 (b) 計別 データ/海/初期 計別 (b)

色理部



【図11】



This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

ď	BLACK BORDERS
ø	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
Ø	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
₫.	COLORED OR BLACK AND WHITE PHOTOGRAPHS
Ω.	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox